विद्युत और इलेक्ट्रॉनिक्स
कम्पेरेटर और श्मिट ट्रिगर कैलकुलेटर
स्विचिंग सीमाएँ और हिस्टेरेसिस निकालें या मानक फीडबैक प्रतिरोधक चुनें।
आपके इनपुट
आपके परिणाम
- निचली सीमा · VT−
- —
- ऊपरी सीमा · VT+
- —
- हिस्टेरेसिस चौड़ाई
- —
- सीमाओं का मध्यबिंदु
- —
—धनात्मक फ़ीडबैक से स्विचिंग सीमाएँ तय करें
आदर्श आउटपुट स्तरों के साथ इनवर्टिंग और नॉन-इनवर्टिंग श्मिट परिपथों की तुलना करें। धनात्मक फ़ीडबैक बढ़ते और घटते इनपुट के लिए अलग सीमाएँ बनाता है। गणना स्थिर हिस्टैरिसिस दिखाती है; प्रसार विलंब, शोर प्रतिरोध या किसी विशेष कंपेरेटर की संचालन सीमा नहीं।
चरण-दर-चरण
- परिपथ संरचना और विश्लेषण या डिज़ाइन मोड चुनें। प्रतिरोधकों के संयोजन को दिखाए गए आरेख से मिलाएँ।
- दिखाई गई इकाइयों में संदर्भ वोल्टेज, आउटपुट वोल्टेज और प्रतिरोध भरें। डिज़ाइन मोड में इच्छित निचली और ऊपरी सीमाएँ दें।
- दोनों सीमाएँ और हिस्टैरिसिस की चौड़ाई देखें। मानक प्रतिरोधक लागू करने के बाद प्राप्त मान और त्रुटियाँ जाँचें।
सेटिंग और सीमाएँ
- आउटपुट स्तर
- VOL और VOH के वास्तविक मान दें; उन्हें स्वतः आपूर्ति रेलों के बराबर न मानें। ओपन-कलेक्टर आउटपुट का उच्च स्तर पुल-अप और लोड पर निर्भर करता है।
- प्रतिरोध अनुपात
- हर संरचना में R1 और Rf फ़ीडबैक की शक्ति अलग तरह से तय करते हैं। उनका अनुपात बदलने से हिस्टैरिसिस बदलता है; दोनों को समान अनुपात में बदलने पर आदर्श सीमाएँ बनी रहती हैं।
- मानक मान
- डिज़ाइन मोड फ़ीडबैक प्रतिरोध को चुनी गई मानक शृंखला के मान में बदलता है और संदर्भ की पुनर्गणना करता है। प्राप्त सीमाएँ लक्ष्य से अलग हो सकती हैं।
हल किया हुआ उदाहरण
नीचे का इनवर्टिंग उदाहरण विश्लेषण मोड में भरें। इनपुट बढ़ाएँ: ऊपरी सीमा पर आउटपुट निम्न होता है। इनपुट घटाएँ: निचली सीमा पर वह उच्च होता है।
उदाहरण का इनपुट
Vref = 2.5 V; VOL = 0 V; VOH = 5 V
R1 = 10 kΩ; Rf = 100 kΩ| − / + | V↓ | V↑ | ΔV |
|---|---|---|---|
| − | 2.272727 V | 2.727273 V | 0.454545 V |
| + | 2.25 V | 2.75 V | 0.5 V |
नॉन-इनवर्टिंग परिपथ विपरीत दिशा में स्विच करता है। समान प्रतिरोधकों, संदर्भ और आउटपुट स्तरों के बावजूद उसकी सीमाएँ अलग होती हैं।
सवाल और समस्या समाधान
सीमाओं के बीच क्या होता है?
आउटपुट अपनी पिछली अवस्था बनाए रखता है। स्थिर मॉडल इस पट्टी के भीतर आरंभिक अवस्था तय नहीं कर सकता; हिस्टैरिसिस आलेख दोनों रास्ते दिखाता है।
डिज़ाइन अस्वीकार क्यों होता है?
सीमाओं का क्रम, आउटपुट स्तरों का क्रम और परिपथ संरचना जाँचें। इनवर्टिंग हिस्टैरिसिस आउटपुट अंतर से छोटा होना चाहिए; अमान्य संयोजन धनात्मक प्रतिरोध नहीं दे सकते।
क्या वास्तविक कंपेरेटर ठीक इन्हीं सीमाओं पर स्विच करेगा?
ऑफ़सेट, प्रतिरोधक सहनशीलता, इनपुट सीमा, आउटपुट लोड और विलंब व्यवहार बदलते हैं। चुने गए उपकरण और पुल-अप को उसकी डेटाशीट से जाँचें।