Điện và điện tử

Máy tính bộ lọc tích cực

Thiết kế bộ lọc thông thấp, cao và dải với linh kiện và đường đáp ứng.

01

Dữ liệu nhập

Chọn giá trị linh kiện

Nguồn, linh kiện và opamp lý tưởng; không giới hạn tải hay băng thông. f0 là tần số cực/trung tâm, không luôn là −3 dB. K là độ lợi đã cho.

02

Kết quả

Tần số cực / trung tâm
—
Hệ số phẩm chất
—
Độ lợi điện áp
—
Tần số cắt
—
Độ lợi điện áp
—
Độ lệch pha
—
fL · −3 dB
—
fH · −3 dB
—
Băng thông cộng hưởng
—

Đường cong đáp ứng
Công thức—

Phân biệt tần số tự nhiên, cắt và đáp ứng

Phân tích Sallen-Key thông thấp/cao hoặc thông dải hồi tiếp đa vòng hiển thị. So sánh tần số tự nhiên, Q và đáp ứng tại tần số chọn. Mô hình dùng bộ khuếch đại lý tưởng và linh kiện danh định, không gồm giới hạn băng thông hay dung sai.

Từng bước thực hiện

  1. Chọn cấu trúc và phân tích hoặc thiết kế. Đối chiếu ký hiệu điện trở và tụ với sơ đồ.
  2. Nhập linh kiện và độ lợi, hoặc mục tiêu tần số và Q cùng dãy chuẩn. Áp dụng thiết kế trước khi xem giá trị làm tròn.
  3. Xem đồ thị, biên độ và pha. Tần số tự nhiên không nhất thiết bằng tần số cắt hoặc mép dải.

Cài đặt và giới hạn

Tần số và Q
Tần số tự nhiên đặt vị trí cực; Q biểu thị độ tắt dần. Điểm cắt thông thấp/cao là −3 dB so với độ lợi dải thông và phụ thuộc Q.
Cấu trúc và độ lợi
Thông thấp/cao dùng Sallen-Key hiển thị. Thông dải dùng hồi tiếp đa vòng đảo, với quan hệ linh kiện và ràng buộc độ lợi khác.
Làm tròn và tính hợp lệ
Giá trị chuẩn đổi tần số và Q. Kiểm tra sai số đạt được. Tổ hợp sai có thể tạo độ tắt dần không dương và bị từ chối.

Ví dụ thực hành

Dùng ví dụ thông thấp với linh kiện bằng nhau. Tại tần số tự nhiên, đáp ứng suy giảm nhiều hơn định nghĩa điểm cắt.

Dữ liệu đầu vào mẫu

LP; R1 = R2 = 10 kΩ; C1 = C2 = 10 nF
K = 1; f = f0
Kết quả dự kiến
f0 / Q / fc / |G| / φ≈
f01591.549431 Hz
Q0.5
fc (−3 dB)1024.312067 Hz
|G(f0)|0.5 V/V
G(f0)−6.020600 dB
φ(f0)−90°

Tần số cắt tính được thấp hơn tần số tự nhiên. Một công thức linh kiện không xác định điểm −3 dB cho mọi Q.

Câu hỏi và khắc phục sự cố

Vì sao xuất hiện đỉnh?

Q đủ cao có thể tạo cộng hưởng. So sánh toàn bộ đáp ứng và độ lợi dải thông; đỉnh không đảm bảo đáp ứng phẳng.

Vì sao thiết kế không đạt mục tiêu?

Điện trở và tụ được làm tròn độc lập. Kiểm tra tần số, Q đạt được và so sánh dãy khác được hỗ trợ.

Có dự đoán bộ lọc thực không?

Không gồm tích độ lợi-băng thông, tốc độ biến thiên, giới hạn nguồn hay dung sai. Kiểm tra bộ khuếch đại và mạch đã lắp.