전기 및 전자

계측 증폭기 계산기

이득을 계산하고 이득 저항을 선택하며 내부 출력 전압을 확인합니다.

입력값

공식—

표시된 세 증폭기 계측 회로를 모델링합니다. 차동 이득과 이상적 출력을 계산하고 내부 전압을 입력 제한과 비교합니다. 간단한 여유 검사는 실제 소자의 전체 공통모드 범위를 정하지 않습니다.

이득 저항: RG가 첫 단 이득을 정합니다. 마지막 단 저항비도 차이를 증폭하므로 반올림 후 총이득을 확인합니다.
기준 전압: 기준은 차동 입력을 바꾸지 않고 이상적 출력을 이동합니다. 모든 내부 노드를 동일하게 옮기거나 공통모드 제한을 자동으로 해결하지 않습니다.
전압 여유: 입력 여유는 검사 노드의 사용 가능한 전원 구간을 줄입니다. 실제 입력·출력 범위는 소자, 부하와 전원에 따라 달라집니다.

차동 입력 예제를 사용합니다. 최종 출력과 두 첫 단 출력은 선택한 사용 구간에 들어갑니다.

R = 10 kΩ; RG = 1 kΩ; Rin = Rout = 10 kΩ
Vref = 0 V; V− = −5 V; V+ = 5 V
h = 0.2 V

예상 결과
Vin+ / Vin−	G	Vout	VA	VB	ΔVrail
1.01 / 1 V	21 V/V	0.21 V	0.9 V	1.11 V	3.69 V
4.9 / 4.9 V	21 V/V	0 V	4.9 V	4.9 V	−0.1 V

그다음 두 입력을 표의 같은 높은 값으로 설정합니다. 이상적 차동 출력은 없어지지만 내부 노드는 여유 제한을 넘습니다.

첫 단은 입력 공통모드 전압에 반응합니다. 뺄셈 후 출력이 작아도 내부 출력 여유가 부족할 수 있습니다.

RG 표준값이 만드는 것은 표시된 공칭 이득입니다. 저항 공차, 오프셋과 유한 공통모드 제거로 오차가 추가됩니다.

아니요. 입력 공통모드 대 출력 범위와 기준 요구사항을 확인합니다. 집적 소자는 이 단순한 개별소자 구성과 다를 수 있습니다.