전기 및 전자

능동 필터 계산기

부품 선택과 응답 그래프로 저역, 고역 및 대역 통과 필터를 설계합니다.

01

입력값

부품 값 설계

이상적인 신호원, 부품 및 연산 증폭기 모델입니다. 부하나 대역폭 제한은 없습니다. f0는 극점/중심 주파수이며 항상 −3 dB는 아닙니다. K는 지정한 증폭기 이득입니다.

02

계산 결과

극점 / 중심 주파수
—
품질 계수
—
전압 이득
—
차단 주파수
—
전압 이득
—
위상 변화
—
fL · −3 dB
—
fH · −3 dB
—
공진 대역폭
—

응답 곡선
공식—

고유 주파수, 차단 주파수와 응답 구분하기

표시된 Sallen-Key 저역·고역 통과 또는 다중 피드백 대역 통과를 분석합니다. 고유 주파수, Q와 선택 주파수 응답을 비교합니다. 이상적 증폭기와 공칭 부품 모델이며 대역 제한이나 공차는 포함하지 않습니다.

단계별 사용 방법

  1. 필터 구성과 분석 또는 설계를 선택하고 부품 기호를 회로도와 맞춥니다.
  2. 부품과 이득 또는 목표 주파수, Q와 표준 계열을 입력합니다. 설계를 적용한 뒤 반올림 값을 확인합니다.
  3. 응답 그래프, 크기와 위상을 확인합니다. 고유 주파수는 차단 주파수나 대역 끝과 항상 같지 않습니다.

설정 및 제한

주파수와 Q
고유 주파수는 극점을 정하고 Q는 감쇠를 설명합니다. 저역·고역 차단점은 통과대역 이득 대비 −3 dB이며 Q에 따라 달라집니다.
구성과 이득
저역·고역은 표시된 Sallen-Key 회로입니다. 대역 통과는 반전 다중 피드백으로 부품 관계와 이득 제한이 다릅니다.
반올림과 유효성
표준값은 주파수와 Q를 바꿉니다. 달성 오차를 확인합니다. 잘못된 조합은 양수가 아닌 감쇠를 만들 수 있어 거부됩니다.

실습 예제

같은 부품값의 저역 통과 예제를 사용합니다. 고유 주파수에서 감쇠는 차단점 정의보다 더 큽니다.

예제 입력

LP; R1 = R2 = 10 kΩ; C1 = C2 = 10 nF
K = 1; f = f0
예상 결과
f0 / Q / fc / |G| / φ≈
f01591.549431 Hz
Q0.5
fc (−3 dB)1024.312067 Hz
|G(f0)|0.5 V/V
G(f0)−6.020600 dB
φ(f0)−90°

계산한 차단 주파수는 고유 주파수보다 낮습니다. 부품 공식만으로 모든 Q의 −3 dB 지점을 정할 수 없습니다.

질문 및 문제 해결

왜 피크가 나타나나요?

Q가 충분히 높으면 공진할 수 있습니다. 전체 응답과 통과대역 이득을 비교합니다. 피크는 평탄한 응답을 보장하지 않습니다.

설계가 목표를 벗어나는 이유는 무엇인가요?

저항과 커패시터는 독립적으로 표준값에 맞춥니다. 달성 주파수와 Q를 확인하고 다른 지원 계열을 비교합니다.

실제 필터를 예측하나요?

이득 대역폭, 슬루율, 전원 제한과 공차는 제외됩니다. 증폭기 적합성과 제작 회로를 검증합니다.